高中數位邏輯實習_正反器實驗_D型正反器的相關知識_鄭旺泉
Summary
TLDR鄭旺泉老師在這次的數位邏輯實習課程中,為學生們深入講解了D型正反器的工作原理和應用。首先介紹了D型正反器的真值表,闡述了PR和CLR腳的作用以及它們對輸出狀態的影響。接著,老師解釋了D型正反器的函數式,強調了D輸入對下一狀態的決定性作用。此外,還詳細講解了激勵表的含義,並指導學生如何根據當前狀態和目標狀態來設置D輸入,以實現狀態轉換。老師強調了熟記真值表和激勵表對於未來電路設計的重要性,並鼓勵學生多加練習,以便熟能生巧。
Takeaways
- 😀 D型正反器的真值表和函数式是课程的基础内容,需要理解其工作原理。
- 🔄 PR和CLR脚在D型正反器中具有重要作用,它们的状态决定了正反器的工作模式。
- ❌ 当PR和CLR脚同时为0时,D型正反器的输出将不可用,因为这样会导致输出矛盾。
- 🔑 PR脚为0和CLR脚为1时,D型正反器的输出将被置为1,显示了PR脚的控制作用。
- 🔒 当PR脚为1且CLR脚为0时,无论CK和D输入如何,输出都将被置为0,显示了CLR脚的控制作用。
- 🔄 当PR和CLR脚不动作时,D输入端的状态将决定正反器的下一个状态。
- 📉 D输入端为0时,无论当前状态如何,下一个状态都将是0。
- 📈 D输入端为1时,下一个状态将与当前状态相同,无论当前状态是0还是1。
- 📊 函数式表明,D型正反器的下一个状态Qn+1仅取决于D输入端的状态,与当前状态Qn无关。
- 🛠️ 激励表是设计电路时的重要工具,它显示了在当前输出状态下,如何通过最少的输入改变达到下一个状态。
- 📝 学习D型正反器的真值表、函数式和激励表对于理解和设计数字电路至关重要,需要熟练掌握。
Q & A
D型正反器是什么?
-D型正反器是一种数字逻辑 circuit,它具有保持当前状态或根据输入信号改变状态的功能。
D型正反器的真值表中PR和CLR脚的作用是什么?
-PR脚和CLR脚是D型正反器的控制输入。PR脚置0可以使输出变为1,而CLR脚置0可以使输出变为0。它们没有优先权设置,不能同时为0,否则会导致输出矛盾。
为什么PR和CLR脚不能同时为0?
-PR和CLR脚没有优先权设置,如果同时为0,会导致输出状态不确定,从而产生矛盾现象。
D型正反器的函数式是什么?
-D型正反器的函数式是Qn+1 = D,表示下一个状态仅由D输入决定,与当前状态Qn无关。
D型正反器的激励表是什么?
-激励表显示了在已知当前输出下,产生特定下一个状态所需的最少输入值。
如何理解D型正反器的激励表?
-激励表帮助我们了解在当前状态如何通过改变输入来达到期望的下一个状态。例如,如果当前状态是0,要变为1,D输入应为1。
D型正反器的真值表中,为什么有些状态是不可用的?
-在真值表中,当PR和CLR脚同时为0时,无论CK和D输入是什么状态,该状态都是不可用的,因为这样会导致输出不确定。
在D型正反器中,PR脚和CLR脚的优先权如何?
-在D型正反器中,PR脚和CLR脚没有优先权设置,它们不能同时为0,否则会导致输出矛盾。
D型正反器的输出状态如何由D输入决定?
-D型正反器的输出状态完全由D输入决定,如果D为0,则下一个状态为0;如果D为1,则下一个状态与当前状态相同。
为什么在设计电路时,D型正反器的真值表和激励表非常重要?
-真值表和激励表对于理解D型正反器的行为至关重要,它们帮助设计者预测电路在不同输入条件下的行为,并确保电路按预期工作。
D型正反器的函数式如何简化电路设计?
-D型正反器的函数式Qn+1 = D简化了设计过程,因为它直接表明了下一个状态只取决于D输入,这使得设计者可以更容易地进行电路逻辑的规划和预测。
D型正反器的激励表在电路设计中的应用是什么?
-激励表用于确定在特定当前状态下,如何通过改变输入来达到期望的下一个状态,这对于设计复杂的逻辑电路和状态机至关重要。
Outlines
📚 D型正反器基础知识
本段介绍了D型正反器的基本概念和工作原理。鄭旺泉老师首先欢迎学生们参加数字逻辑实习课程,并简要说明了课程内容。课程将涵盖D型正反器的真值表、函数式和激励表。特别指出了PR和CLR引脚的功能及其在不同状态下的输出情况。例如,当PR和CLR都为0时,正反器处于不可用状态,因为这两个引脚没有优先级设置,不能同时为低电平,否则会导致输出矛盾。当PR为0而CLR为1时,输出将被强制为1;反之,当PR为1而CLR为0时,输出将被强制为0。此外,还解释了在没有PR和CLR信号的情况下,D输入端的值如何决定下一状态的输出。最后,老师介绍了D型正反器的函数式,即下一状态Qn+1仅取决于D输入端的值,与当前状态Qn无关。
🔍 D型正反器的激励表
在第二段中,老师继续深入讲解D型正反器的激励表。激励表是用于指导如何通过最少的输入改变来实现从一个状态到另一个状态的转换。老师通过分析真值表,详细解释了在不同当前状态(Qn)下,为了达到下一个状态(Qn+1),D输入端应该如何设置。例如,如果当前状态为0且希望下一个状态也为0,则D应设置为0;如果当前状态为0但下一个状态需要为1,则D应设置为1。同样,如果当前状态为1且希望下一个状态为0或1,D的设置应分别为0或1。老师强调了熟记激励表的重要性,因为它在电路设计中非常关键。最后,老师提醒学生,除了D型正反器,T型和JK型正反器的激励表也同样重要,需要学生们熟练掌握。
Mindmap
Keywords
💡D型正反器
💡真值表
💡函數式
💡激勵表
💡PR脚
💡CLR脚
💡触发脚
💡现态
💡次态
💡组合逻辑
Highlights
课程介绍了D型正反器的相关知识,包括其真值表和函数式。
D型正反器的真值表中,PR和CLR脚同时为0时,状态不可用。
PR脚和CLR脚没有优先权设置,不能同时为0以避免输出矛盾。
当PR脚为0且CLR脚为1时,输出固定为1。
PR脚为1且CLR脚为0时,无论CK和D状态如何,输出固定为0。
D型正反器的函数式表明,Qn+1的状态只依赖于D输入。
D输入为0时,无论Qn状态如何,Qn+1都将是0。
D输入为1时,Qn+1的状态将与Qn相同。
介绍了D型正反器的激励表,它是设计电路时的重要工具。
激励表显示了从当前状态到下一状态所需的最少输入值。
四种可能的状态变化包括0变0,0变1,1变0,1变1。
从0变0时,D应接0;从0变1时,D应接1。
从1变0时,D应接0;从1变1时,D应接1。
强调了熟记D型正反器的真值表和激励表的重要性。
课程还计划介绍T型和JK型正反器的激励表。
真值表和激励表对于电路设计具有重要作用。
建议学生如果还有不理解的地方,回去查看投影片。
Transcripts
各位同學大家好
歡迎來到數位邏輯實習的學習課程
我是鄭旺泉老師
在接下來的課程裡面
我們將為大家介紹D型正反器的相關知識
在D型正反器的相關知識裡面
我們將會為大家介紹D型正反器的真值表
跟它的函數式
接下來會介紹D型正反器它的激勵表
現在就讓我們開始這一個課程吧
首先我們要來看的是
D型正反器的真值表跟它的函數式
D型正反器它的真值表
就像這個表格所示
而它的符號就像這個樣子
在這裡呢我們先來看看
它有所謂的PR腳和CLR腳
首先我們來看這一個欄位
在這一個欄位裡面呢
這裡畫了一條橫槓
代表這一個狀態是不能使用的
我們來看看這個是什麼情況呢
這是在PR腳等於0 CLR腳也是在等於0的時候
這時候不管CK是什麼狀態
D輸入是什麼狀態
都是不可以使用的
這是為什麼呢
因為呢這個PR跟CLR它沒有優先權的設定
所以呢兩支腳不能同時存在
一存在會讓這個輸出出現矛盾的現象
所以呢我們會說這一個是不能使用的
那麼可能有些D型正反器
它這裡就會有所謂的優先權設計
這在我們前面已經提到了
大家要懂得怎麼來看這個表格
那麼當這個PR腳等於0的時候
而這個CLR腳等於1的時候
這時候不管我的觸發腳是什麼
我的D輸入是什麼
它的輸出就會是1
也就是說它是由PR 0來動作
當PR 0的時候會讓我的輸出會變成是1
所以呢 我們會看到
這PR腳這裡加了一個小圈圈
代表它是由0來動作的
那麼當這個PR腳等於1的時候
而這個CLR腳等於0的時候
我們看到不管CK跟D現在是什麼狀態
那麼我的下一個狀態輸出就會是等於0
所以我們這裡可以看到
CLR腳這裡有一個小圈圈
代表它是由0來動作的
接下來我們看
當我PR腳跟CLR腳不動作的時候
那麼它輸入都要是為1
當它輸入是為1的時候
那麼這時候如果觸發腳來的時候
我們來看看它會有什麼現象
當觸發腳來的時候
如果D是0的話
那麼它的輸出狀態
的下一個輸出狀態就會得到是0
當觸發腳來的時候
那麼當D是1的時候
那它的下一個狀態就會輸出是1
接下來我們來看看D型正反器它的函數式
D型正反器呢 在D輸入端等於0的時候
那麼呢 我的Qn不管是0或是1
那麼我的下一個狀態都會得到是0
當D的輸入腳是1的時候
那麼Qn就是目前的狀態
不管是0或是1 它的輸出都會是等於1
所以我們可以看到
它的次態呢
事實上跟我的現態一點關係都沒有
它是看我們的D型的輸入腳
現在輸入腳的D是什麼狀態
那麼輸出下一個狀態
就會變成是什麼狀態
所以呢 如果
我們把這裡當作是所有的輸入腳
目前的D是這樣
目前的Qn目前的狀態是這樣
那麼它的下一個輸出會是這樣
由這一個當作組合邏輯的輸入
和這一個當作組合邏輯的輸出
那麼我們就可以把它化簡出來
它的函數式
它的下一次的狀態
Qn+1就是會等於D
也就是說跟Qn一點關係都沒有
這就是D型正反器的函數式
接下來我們要來看看
D型正反器的激勵表
激勵表
是指在已知的現有輸出下
產生出特定的
下個狀態所需的最少輸入值
它其實的意思就是
目前的輸出狀態下
要變到下一個輸出狀態下
我的輸入到底要怎麼接
才能讓它從A狀態變成B狀態的意思
一個正反器
它從現有狀態變到下一個狀態
有可能有這下列四種可能
第一個 就是它的現態是0
而它的次態也是要變成0
第二個 是它的現態是0
而它的次態要變成1
第三個 是它的現態是1
那麼它的次態要變成0
最後一個是它的現態是1
那麼它下一次也要變成1
當我目前的狀態
Qn變到下一個狀態Qn+1
是由0要變成0的時候
那麼我的D該怎麼接
這個我們可以從我們的真值表
把它看出來
就是當我目前是0
下一個狀態要變成0的時候
那麼我的D就要把它接上0
這時候呢 我把D接上0之後
可以看到那麼目前的狀態是0
下一次的狀態也一定會變成0
所以你想知道
目前的狀態變到下一個狀態
那麼D要怎麼接
這就是激勵表它的意義
像第一個狀態0要變成0
那麼如果是D的話
那麼你就要在D這裡接上0
當我的目前的狀態變到下一個狀態
是從0變成1的時候
那麼我們從這個真值表可以知道
就是輸入端要是1的情況之下
才會讓Qn從0變成1
當我的Qn變到Qn+1
是從1變成0的時候
我們可以從真值表的這裡看到說
當我的目前狀態是1
下一個狀態是0的時候
那麼我的輸入端就是要是0
那麼才可以讓它從1變成0
最後一個是
當我的Qn變到下一個Qn+1
是由1變成1的時候
那麼我們從真值表可以看到
如果我要讓它從1變成1
那麼我的輸入端就要接上1
才能夠讓我的現態變到次態
是由1變成1
經由上面的解釋
我們可以寫出一個新的表格
叫做激勵表
激勵表其實在以後
我們的設計電路非常的有用
而且是必須的
所以大家要把這個激勵表熟記下來
這個激勵表呢
我們經由上面的解釋可以看到
當我0要變成0的時候
那麼我要把D輸入0
當我的Q呢 要從0變成1的時候
那麼我輸入0接1
當我的Qn變到下一次的Qn+1
是從1變成0的時候
那麼我的D就要接0
當我的Qn變到下一次的Qn+1
是從1變成1的時候
那麼我的D就要變成1
這個表格一定要熟記
因為在以後的設計電路
它是常常要用到的
所以一定要非常非常的熟練
我們上面解釋的
D型正反器它的激勵表的由來
同時也希望同學熟記它
那麼接下來我們還會介紹
T型正反器還有JK型正反器它們的激勵表
同學也一定要熟練它
因為這在後面的設計電路
扮演著非常重要的角色
經過上面的學習
同學應該學會這幾項東西
第一個就是認識D型正反器它的真值表
第二個就是能由真值表
推導出它的函數式
第三個就是能由真值表
推導出它的激勵表
第四個就是
能夠熟悉D型正反器的真值表
第五個就是熟悉D型正反器的激勵表
尤其是最後這兩個真值表跟激勵表
因為它是對未來的學習
是非常重要的
所以同學一定要趕快去熟練它
如果還有不瞭解的地方記得回去看投影片喔
تصفح المزيد من مقاطع الفيديو ذات الصلة
5.0 / 5 (0 votes)