D2D CHIPLET BASED SIP TESTING CHALLENGES AND SOLUTIONS
Summary
TLDRこのトークでは、チップレットベースのシステムとパッケージングにおけるテストの課題と解決策について詳しく説明しています。特に、異種統合技術や3Dスタックにおけるインターコネクトと構造的および機能的なテストの重要性が強調されています。また、テストのコスト削減と時間短縮のために、データ圧縮や内蔵自己テスト(BIST)の技術が重要であると説明されています。最終的には、標準化されたテストプロトコルと新たな技術革新が、今後のチップレットシステムのテストにおける効率化を可能にすることが期待されています。
Takeaways
- 😀 チップレットベースのシステムインパッケージ(SIP)テストに関する課題と解決策が紹介された。
- 😀 チップレットインターコネクトとSIPテストの複雑さが増している中で、品質と効率を確保するための重要な方法論を検討。
- 😀 「Known Good Die(KGD)」テストが依然として重要な課題であり、欠陥のないダイの保証が必要。
- 😀 高度なパッケージング技術においては、テスト可能な設計(DFT)が必須で、各レベルの集積度に応じた構造テストが必要。
- 😀 チップレット間の接続性が機能するかどうかを確認するための機能テストと構造テストが重要。
- 😀 微小なマイクロバンプやスルーシリコンビア(TSV)などの技術が、テストの難易度を増加させており、これを解決するために新しいアプローチが必要。
- 😀 テストの効率とコスト削減には、UCIやPCIなどの高速インターフェースを用いたテストデータの圧縮が効果的。
- 😀 チップレットシステムのテスト時間の短縮を目指し、テストデータを圧縮して高速で送信する技術が活用されている。
- 😀 高速なテストアクセスと、テスト時間の削減を実現するために、標準化されたプロトコルの利用が推奨されている。
- 😀 3D構造を持つパッケージにおいて、インターコネクションテストが重要であり、ダイ間接続の検証がテスト戦略の中心となっている。
Q & A
OCPホワイトペーパーの主な目的は何ですか?
-OCPホワイトペーパーの主な目的は、チップレットインターコネクトとシステムインパッケージ(SiP)のテストに関する課題と解決策を特定し、効率的なテスト方法の標準化を促進することです。
チップレットベースのシステムにおける主要なテストの課題は何ですか?
-主要な課題は、既知の良好なダイを取得すること、テスト可能な設計を確保すること、そしてチップレット間のインターコネクションテスト(構造的および機能的)が重要です。
既知の良好なダイ(Known Good Die、KGD)の取得が難しい理由は何ですか?
-チップレットベースのシステムでは、ダイの品質が不均一であることがあり、テスト前に良好なダイを保証することが難しいためです。特に、異なるベンダーから提供されたダイを統合する場合、欠陥が隠れていることが多いため、テストが難航します。
設計時に必要なテスト可能性(DFT)とは何ですか?
-テスト可能な設計(DFT)は、チップレット間のインターコネクションを正しくテストできるよう、階層的なアーキテクチャに基づく設計です。これにより、各レベルでの構造的テストが可能になり、最終的なシステム全体のテストも効率的に実施できます。
チップレットのインターコネクションテストを実施するために必要なテスト技術は何ですか?
-インターコネクションテストには、テストデータを高速で転送できる技術(UCI、PCIプロトコルなど)や、高速I/O、またはビルトインセルフテスト(BIST)機能の使用が必要です。これにより、テストの精度と速度が向上し、コストの削減が可能になります。
既存のDFT標準(例:1149.1、1838)の役割は何ですか?
-1149.1は、チップおよびボードレベルの内部テストを標準化するための最も広く受け入れられている規格であり、1838は、異種統合パッケージにおけるテストを標準化するために使用されます。これらの標準は、チップレットのテストを効率化し、テストの精度を確保します。
テストコストを削減するための戦略は何ですか?
-テストコストを削減するためには、テスト時間の短縮が重要です。これを実現するために、テストパターンの圧縮やデータ転送速度の向上(UCI、PCIプロトコルなどの使用)が提案されています。また、並列テストの活用もコスト削減に寄与します。
ビルトインセルフテスト(BIST)の重要性は何ですか?
-BISTは、外部プローブに依存せず、内部でテストパターンを実行できる機能であり、特に微細な接続部(マイクロバンプなど)のテストにおいて重要です。これにより、テストの可用性と効率性が向上します。
3Dインターコネクション技術におけるテストの課題は何ですか?
-3Dインターコネクション技術では、ダイ間の接続(TSVなど)のテストが特に難しくなります。垂直方向でのインターコネクションテストを確実に実施する必要があり、これを解決するための新しい技術や標準が開発されています。
今後のテスト技術におけるイノベーションはどのようなものですか?
-今後のテスト技術では、より効率的で並列化されたテストの実施が求められます。特に、3Dパッケージのような複雑なシステムでのテストでは、新しいテストパターンや高速度でのデータ転送技術、そしてテスト言語の標準化が進められています。
Outlines
![plate](/images/example/outlines.png)
This section is available to paid users only. Please upgrade to access this part.
Upgrade NowMindmap
![plate](/images/example/mindmap.png)
This section is available to paid users only. Please upgrade to access this part.
Upgrade NowKeywords
![plate](/images/example/keywords.png)
This section is available to paid users only. Please upgrade to access this part.
Upgrade NowHighlights
![plate](/images/example/highlights.png)
This section is available to paid users only. Please upgrade to access this part.
Upgrade NowTranscripts
![plate](/images/example/transcripts.png)
This section is available to paid users only. Please upgrade to access this part.
Upgrade NowBrowse More Related Video
![](https://i.ytimg.com/vi/Wq4Ai_qqvi8/maxresdefault.jpg?sqp=-oaymwEmCIAKENAF8quKqQMa8AEB-AH-CYAC0AWKAgwIABABGBcgZShDMA8=&rs=AOn4CLBhP1UusZ_SLL56Zemn_tY1hDe_5g)
Modularity for High Performance Computing HPC and Artificial intelligence AI
![](https://i.ytimg.com/vi/SL7NB25OGMM/maxresdefault.jpg?sqp=-oaymwEmCIAKENAF8quKqQMa8AEB-AH-CYAC0AWKAgwIABABGBcgZShEMA8=&rs=AOn4CLDzt-I5nJ32x_Z27gRwCiZiOA8FUA)
Enabling the Open Chiplet Economy 3D IC Design Kits 3DK in Action
![](https://i.ytimg.com/vi/FgTUYCtxjKM/maxresdefault.jpg)
Scheduler and Sharding Considerations for Network Efficiency - Live from SCCC
![](https://i.ytimg.com/vi/zOIG24W_ibY/maxresdefault.jpg?sqp=-oaymwEmCIAKENAF8quKqQMa8AEB-AH-CYAC0AWKAgwIABABGBcgZShEMA8=&rs=AOn4CLBr9nqXiY8BkEG96KY7qsTDiuLPKA)
Optimizing AI Inferencing with CXL Memory
![](https://i.ytimg.com/vi/Pwt2ypgQn-g/hq720.jpg?sqp=-oaymwEmCIAKENAF8quKqQMa8AEB-AH-CYAC0AWKAgwIABABGBcgZShCMA8=&rs=AOn4CLBqHKT4Fvbrk29kqKroOK8keE6mGg)
Enabling Sustainable AI Datacenters with Arm based Chiplets Presented by Arm
![](https://i.ytimg.com/vi/1RmnZU1Y6SI/maxresdefault.jpg?sqp=-oaymwEmCIAKENAF8quKqQMa8AEB-AH-CYAC0AWKAgwIABABGBcgZShDMA8=&rs=AOn4CLCvegknzmXEnsIpKpBhWtEnOhwdhg)
Achieving Alignment with Hyperscale Standards A Colocation Providers Journey to OCP Ready™ fo
5.0 / 5 (0 votes)