Convertitori A/D a integrazione a singola rampa e a doppia rampa (conversione tensione tempo)
Summary
TLDRThe video script discusses analog-to-digital converters, focusing on the single and dual ramp types. It explains how these converters convert an analog signal's voltage to a binary count over a certain time interval, using an integrator, comparator, and counter. The script also highlights the advantages of dual ramp converters in reducing inaccuracies due to timing constants and clock frequency.
Takeaways
- 😀 The lecture discusses analog-to-digital converters, specifically those that convert voltage-time type signals.
- 🔍 These converters can be of two types: single ramp and double ramp.
- 🔌 In a single ramp converter, a constant reference signal is integrated and compared with the input voltage.
- 🛠️ The system consists of an integrator, a comparator, a control logic, an AND gate, and a counter.
- 🔄 The output of the integrator is a ramp that increases linearly, depending on the time constant of the integrator and the reference voltage.
- 🔢 The counter counts the clock cycles, incrementing the binary count with each rising edge, until the integrator output equals the input voltage.
- 👀 The control logic resets the system for each new analog signal to be converted, ensuring accurate conversion.
- 🚀 Double ramp converters compare two ramps, one descending and one ascending, to improve accuracy.
- 🔄 In double ramp converters, the integrator's output is compared to a reference voltage, and the counting process is reset after reaching a maximum count.
- 💡 The advantage of double ramp converters is their immunity to inaccuracies in the time constant and clock frequency, making them more precise.
- 💻 These types of converters are slower than flash converters but are more economical and commonly used in digital multimeters.
Q & A
What is the main topic discussed in the script?
-The main topic discussed in the script is analog-to-digital converters, specifically focusing on the types and working principles of single-slope and dual-slope converters.
What is the purpose of an analog-to-digital converter?
-An analog-to-digital converter (ADC) is used to convert an analog signal, such as voltage, into a digital signal that can be processed by digital systems like computers and microcontrollers.
What are the two types of ADCs mentioned in the script?
-The two types of ADCs mentioned in the script are single-slope ADCs and dual-slope ADCs.
How does a single-slope ADC work?
-A single-slope ADC works by integrating a constant reference voltage and comparing it with the input analog signal. The integration is performed by an integrator circuit, and the comparison is done by a comparator. The output of the comparator controls a counter that counts the clock cycles until the integrated voltage equals the input signal.
What is the role of the integrator in a single-slope ADC?
-In a single-slope ADC, the integrator is used to integrate a constant negative reference voltage. The output of the integrator is compared with the input analog signal, and the result is used to control the counting of clock cycles.
What is the function of the comparator in an ADC?
-The comparator in an ADC compares the output of the integrator with the input analog signal. When the output of the integrator equals the input signal, the comparator output changes, which controls the counting process in the ADC.
How does a dual-slope ADC differ from a single-slope ADC?
-A dual-slope ADC uses two phases of integration: a descending ramp and an ascending ramp. It compares two ramps to determine the value of the input signal, which helps to eliminate errors caused by inaccuracies in the time constant and clock frequency.
What is the advantage of using a dual-slope ADC over a single-slope ADC?
-The advantage of using a dual-slope ADC is that it is less sensitive to inaccuracies in the time constant and clock frequency, making it more precise than a single-slope ADC.
What is the role of the control logic in an ADC?
-The control logic in an ADC coordinates the operation of the system, including the opening and closing of the switch, the reset of the counter, and the enabling of the clock signal to the counter.
Why are dual-slope ADCs preferred in digital multimeters?
-Dual-slope ADCs are preferred in digital multimeters because they are not affected by inaccuracies in the time constant and clock frequency, making them more accurate for precise measurements.
What are the disadvantages of single-slope ADCs compared to dual-slope ADCs?
-Single-slope ADCs are slower and more sensitive to inaccuracies in the time constant and clock frequency, which can lead to less precise conversions compared to dual-slope ADCs.
How does the counting process in a dual-slope ADC work?
-In a dual-slope ADC, the counting process involves counting clock cycles during both the descending and ascending ramps. The counter resets after reaching a maximum value and starts counting again, providing a more accurate representation of the input signal.
Outlines
🔄 Analog-to-Digital Conversion with Single-Slope Integrator
This paragraph discusses the process of analog-to-digital conversion using a single-slope integrator. It explains how an analog signal's voltage is converted into a digital value by integrating a reference voltage and comparing it with the input signal over time. The system consists of an integrator, a comparator, a control logic, a switch (SV), an AND gate, and a counter. The paragraph details the operation of each component, including how the AND gate enables the clock signal to the counter based on the comparator's output. The counter then increments with each rising edge of the clock, encoding the count into a binary value that represents the input voltage relative to the reference voltage. The conversion process is initiated by a reset signal that sets the initial conditions for the integrator's output voltage and the counter's bits.
🔄 Detailed Operation of Single-Slope ADC and Conversion Process
The second paragraph delves deeper into the operation of the single-slope analog-to-digital converter (ADC). It describes the initial reset condition, where the switch closes, setting the initial voltage at the integrator's output to zero. Once the reset is disabled, the switch opens, and the integrator's output voltage begins to increase linearly due to the integration of a constant negative reference voltage. The comparator monitors this voltage and when it equals the input analog signal's voltage, it outputs a high logic level, enabling the counter to start counting clock cycles. The binary count increments with each clock cycle until the integrator's output voltage matches the input voltage, at which point the comparator outputs a low level, halting the counter. The control logic then resets the system for the next conversion cycle. The paragraph also explains the mathematical representation of the voltage ramp at the integrator's output and its relation to the binary count.
🔄 Double-Slope ADC and Its Advantages Over Single-Slope
This paragraph introduces the double-slope ADC, which mitigates the inaccuracies associated with the single-slope converter by comparing two ramps: a descending and an ascending one. The system includes an integrator with a switch in parallel to a capacitor, a diode that can connect the integrator to either the input voltage (VIN) or a negative reference voltage (VR), a comparator, control logic, an AND gate, and a counter with an additional bit (Bn) that controls the diode. The conversion process involves two phases: one where the diode connects VIN to the integrator, creating a descending ramp, and another where the integrator is connected to VR, creating an ascending ramp. The counter counts the clock cycles during both phases, with the Bn bit determining the diode's state. The paragraph explains how the double-slope method eliminates the dependency on the timing constant and clock frequency, thus improving conversion accuracy.
🔄 Conversion Process in Double-Slope ADC and Mathematical Analysis
The fourth paragraph continues the discussion on the double-slope ADC, focusing on the conversion process and the mathematical analysis of the ramp waveforms. It describes how the integrator's output voltage changes during the conversion process, starting with the initial condition set by the control logic and the counter reset. The paragraph explains the first phase, where the integrator's output voltage decreases linearly as it integrates the input voltage VIN, and the second phase, where the integrator's output voltage increases from the final value of the first phase to zero. The mathematical expressions for the ramp slopes are provided, and the paragraph discusses how the final binary count is derived from the time it takes for the ascending ramp to reach zero, which is directly proportional to the input voltage.
🔢 Advantages and Applications of Double-Slope ADCs
The final paragraph summarizes the advantages of double-slope ADCs, particularly their immunity to inaccuracies in timing constants and clock frequencies, which are common issues in single-slope converters. It explains that the binary encoding of the input voltage sample is directly proportional to the voltage itself and is independent of potential parameter inaccuracies. The paragraph also mentions that double-slope converters are slower compared to flash and successive approximation converters but are more economical due to their simpler components. They are commonly used in digital multimeters due to their precision and cost-effectiveness.
Mindmap
Keywords
💡Analog-to-Digital Converter (ADC)
💡Integration
💡Single Slope ADC
💡Dual Slope ADC
💡Comparator
💡Counter
💡Logic Control
💡Reset Signal
💡Clock Signal
💡Binary Encoding
💡Time Constant
Highlights
The lesson discusses analog-to-digital converters, specifically those that convert voltage-time signals.
There are two types of these converters: single slope and dual slope.
In a single slope converter, a constant reference voltage is integrated and compared with the input analog signal voltage.
The system consists of an integrator, comparator, control logic, AND gate, and a counter.
The AND gate enables the clock signal to the counter when the comparator output is high.
The counter counts the clock cycles, encoding the count in binary to represent the analog signal.
The conversion process starts with resetting the counter and setting initial conditions for the integrator output voltage.
During conversion, the integrator output voltage linearly increases as it integrates the constant negative reference voltage.
The comparator compares the integrator output to the input analog signal voltage.
When the integrator output equals the input voltage, the comparator output goes low, stopping the counter.
Dual slope converters compare two ramps, a descending and an ascending one, to convert the analog signal.
A switch in the dual slope converter connects the integrator input to either the input signal or a constant negative reference voltage.
The conversion process has two phases: a descending ramp phase and an ascending ramp phase.
In the first phase, the integrator integrates the input signal, creating a descending ramp.
In the second phase, the integrator integrates the constant negative voltage, creating an ascending ramp until it reaches zero.
The binary count of clock cycles during the second phase represents the converted analog signal value.
Dual slope converters are less affected by inaccuracies in the time constant and clock frequency compared to single slope converters.
These converters are slower but more economical, using simpler building blocks like an integrator, comparator, counter, and control logic.
Dual slope converters are widely used in digital multimeters due to their advantages.
Transcripts
in questa lezione vengono trattati
convertitore analogico digitale
integrazione della tipologia che
effettua la conversione tensione tempo
cioè il valore di tensione del segnale
analogico in ingresso a questo tipo di
convertitori viene convertito in un
certo in un determinato intervallo
temporale che viene conteggiato da un
contatore
questi tipi di convertitori possono
essere di due tipi a singola rampe a
doppia rampa
nel convertitore a singola rampa
avviene che un segnale costante di
riferimento viene integrato e poi
confrontato con la tensione di ingresso
che appunto la tensione del segnale
analogico
il sistema è il seguente
ed è composto dai seguenti blocchi un
integratore
un circuito integratore in vertente
con in ingresso una tensione di
riferimento vr costante negativa
in parallelo alla capacità
dell'integratore è presente un
interruttore chiamato
sv in questo schematico
l'uscita dell'integratore
va in ingresso al morsetto imbert ente
di un comparatore pertanto è presente
nel circuito un comparatore in vertente
che non fa altro che comparare la
tensione di uscita dell'integratore
all'attenzione vin d'ingresso c'è la
tensione del campione del segnale
analogico da convertire
e presente inoltre una logica di
controllo che coordina tutto il sistema
che va pilotare l'apertura o la chiusura
di questo interruttore
non che il reset del contatore
è presente poi una porta end che è il
compito di abilitare il segnale di clock
in ingresso al contatore infatti
nell'ipotesi in cui il comparatore in
vertente abbia una tensione alta in
uscita c'è un livello logico alto
in uscita alla porta end sia il prodotto
tra questo livello logico alto è il
segnale di clock che un'onda quadra
nel caso il clock
fosse a livello logico alto si avrebbe
il prodotto uno per uno
che sono quindi un livello logico alto
in uscita alla porta end
nel caso invece il clock
avesse un valore logico basso durante la
semi onda durante una semi onda del
periodo
allora in uscita la portandosi avrebbe
un livello logico basso in poche parole
in uscita land sia il segnale di clock
quando l'uscita del comparatore a
livello logico alto invece quando
l'uscita del comparatore a livello
logico basso all'end si è un'uscita un
valore
logico basso per qualsivoglia valore del
segnale di clock che dà comunque un
uscita bassa
e in questo caso quindi il clock non è
abilitato in ingresso al contatore
quindi la porta logica end e serve ad
abilitare il clock d'ingresso al
contatore
quando il comparatore in vertente a
un'uscita a livello logico alto
poi è presente
un contatore appunto che un circuito
sequenziale che conta gli impulsi di
clock in particolare in questo caso
conta i fronti di salita
e ad ogni un incremento il conteggio di
un'unità
il
codifica binaria il conteggio va da zero
decimale quando tutti i bit sono posti a
0 al valore decimale 2 la n meno uno
quando tutti bit sono posti a 1 a
partire dal beat più significativo
è a finire col beat meno significativo
quindi il conteggio fondere da 0 a 2 ln
meno 1
passando per due la n combinazioni in
totale
quindi il contatore può contare al
massimo due alla n periodi di clock
la conversione avviene in questo modo
inizialmente la logica di controllo
abilità un segnale di reset
che chiude l'interruttore
r7 il contatore il reset del contatore e
pone tutti i bit a 0 mentre la chiusura
dell'interruttore
pone la condizione iniziale sulla
tensione di uscita dell'integratore
infatti in questi istanti iniziale in
cui viene abilitato il segnale di reset
della logica di controllo il
condensatore cortocircuitato di
conseguenza la tensione
tra
a questo modo sarà uguale alla tensione
a questo modo che l'uscita
dell'integratore ed essendo in questo
modo a massa virtuale l'uscita
dell'integratore sarà posta a 0
nell'istante iniziale quindi con la
chiusura dell'interruttore si pone la
condizione iniziale sulla tensione in
uscita gli integratori pari a zero volt
successivamente il segnale di reset
della logica di controllo viene
disabilitato
e di conseguenza l'interruttore si
riaprirà
quando l'interruttore
si riapre la tensione un'uscita
l'integratore ha un valore iniziali pare
iniziale varia 0 volt e
dopo queste stunt iniziale comincia a
crescere
linearmente in quanto l'uscita
dell'integratore è una rampa
essendo infatti l'integratore importante
ed essendo insegnati l'ingresso
costante e negativo
sia una rampa crescente con una pendenza
che dipende dalla costante di tempo
dell'integratore e dal valore della
tensione br di riferimento
questa tensione che va crescendo
linearmente
va in ingresso al comparatore in
vertente e viene comprata al valore del
segnale analogico in ingresso
fino a quando la tensione di uscita
dell'integratore sarà minore di
riferimento dean il comparatore in
vertente darà in uscita livello logico
alto c'è una tensione
positiva
questo non farà altro che abilitare il
clock
in ingresso al contatore il quale
comincerà a contare i fronti di salire
quindi i periodi di clock
ad ogni periodo
la sequenza binaria in uscita viene
incrementata di un unità
e quindi avverrà un conteggio
fino a quando non succederà che
l'uscita del circuito integratore
eguaglierà
il valore della tensione bean
in questo caso infatti avverrà
che
l'uscita del compratore in vertente
assumerà
come valore un livello logico basso
che
disabiliterà
il clock in ingresso al contatore il
contatore
bloccherà verrà bloccato nel conteggio
è la logica di controllo agirà di
conseguenza per resettando nuovamente il
sistema in corrispondenza di un nuovo
valore del segnale analogico da
convertire
in pratica la conversione avviene con
tanto per me avviene per mezzo del
contatore che conta un numero n di cicli
di clock che è codificato in binario
questo numero n
il tempo totale pari a n cicli di clock
mi serve per la codifica del campione
dal punto da un punto di vista
matematico
o che nell'istante di tempo incognito tx
il contatore ho raccontato un numero n
codificate in binario di cicli di clock
è in questo istante
pari ntc li di clock
la tensione uscite all'integratore sarà
uguale alla tensione in ingresso
quindi la tensione di uscita
dell'integratore nell'istante pari a n
cicli di clock sarà uguale a bin
e scrivendo l'espressione analitica
della rampa nell'istante tx si avrà
kevin
sarà uguale a vr su rc per nt glock
a me interessa trovare e il conteggio in
binario dei cicli di glock che è proprio
la codifica binaria del campione in
ingresso
6 sono la codifica binario del conteggio
questa è uguale alla tensione in
ingresso fratto la tensione di
riferimento
il tutto x la costante di tempo rc
fratto il periodo di clock
come si vede
il conteggio codificato in binario è
direttamente proporzionale alla tensione
di ingresso
e inoltre dipende dalla costante di
tempo rc
e dal periodo del clock e questo rende
può rendere la conversione imprecisa in
quanto la costante i tempi rc la si
conosce dal punto di vista nominale
poiché
la resistenza e la capacità possano
avere delle tolleranze che influiscono
sul valore della costante di tempo che
quindi può differire dal valore nominale
inoltre il segnale di clock potrebbe
avere anch'esso delle imprecisioni nel
periodo cioè nella frequenza e quindi le
tolleranze sulla costante tempo
dell'integratore sul periodo di clock
dell'oscillatore potrebbero rendere
imprecisa la conversione per ovviare a
questo problema
si usano i convertitori analogico
digitale a doppia rampa
in questo tipo di convertitori vengono
confrontate due rampe una discendente è
una ascendente vediamo come è fatto il
sistema
sempre presente un integratore
con un interruttore
in parallelo a condensatore
in ingresso questa volta non abbiamo la
tensione br ma un
deviatore
che può collegare l'ingresso
dell'integratore o alla tensione pin o
la tensione di riferimento br che è
sempre negativa
è sempre presente il comparatore in
vertente in uscita l'integratore ma
questa volta il riferimento è a massa è
sempre presente la logica di controllo
che re 7 dal comparatore e chiude
l'interruttore
è presente la porta end
che abilita il clock a seconda del
valore in uscita al compratore in
vertente è il contatore rispetto al caso
precedente a un bit in più che il beat b
con n che non partecipa al conteggio
cioè alla codifica binario del campione
ma serve a pilotare il deviatore come si
può vedere
infatti quando il beat bigon n ha un
valore logico basso il deviatore
comunità su bin
quando invece il beat bigon è né un
livello logico alto
l'integratore commuta su dr
quindi la conversione avviene in due
fasi una fase in cui il deviatore
connette vin l'integratore sia una rampa
con una certa pendenza è una fase in cui
il deviatore collega l'integratore con
la pensione br sia un'altra rampa con
una con un'altra tendenza
vediamo come avviene la conversione
la logica di controllo nell'istante
iniziale chiude l'interruttore switch
137 il contatore viene posta la
condizione iniziale sulla tensione in
uscita
all'integratore
nel resettare il contatore tutti i bit
vengono posti a 0
compreso il beat b con n di conseguenza
nella prima fase della conversione in
ingresso
all'integratore sarà presente il segnale
di in che il campione del segnale
analogico
quando viene disabilitato il segnale di
reset dalla logica di controllo il beat
bn resta posto a livello logico basso e
quindi l'ingresso all'integratore
restrizioni alle pin
mentre
l'interruttore
si apre e comincia la rampa in uscita
all'integratore il valore iniziale della
rampa e zero volt e viene integrato come
abbiamo visto inizialmente il segnale
been
essendo l'integratore in vertente e il
segnale vin positivo la rampa nella
prima fase è discendente
siccome in ingresso al compratore in
vertente sia
una tensione negativa dovuta alla rampa
discendente
in uscita il comparatore ci sarà un
livello logico alto questo va ad
abilitare il clock
del comparatore e comincia il conteggio
il conteggio arriva fino a 2 alla n
periodi di clock
che vengono
in uscita al contatore
vengono passate tutte
le combinazioni binari e possibili a
questo punto
arrivati alla combinazione 2 ln che
corrisponde a tutti i bit posti a 1
anche il beat b con n che pilot del
deviatore viene posto a 1
questo implica che
il deviatore
comodi l'ingresso dell'integratore sul
segnale negativo e costante dr
di conseguenza alla rampa discendente ne
segue una ascendente in quanto
l'integratore in vertente la tensione vr
è negativa di conseguenza la rampa sarà
ascendente
quindi dopo due alla n
periodi di clock
si avrà una rampa ascendente che durerà
un certo numero di cicli di clock dove è
nella codifica binaria di questo
conteggio di cicli di clock la rampa
crescendo arriverà
allo zero
e in tal caso eguaglierà il riferimento
del comparatore in vertente
per cui in questo istante pari a n t
glock
si avrà in uscita al compratore in
vertente non livello logico basso
che disabiliterà il clock in ingresso al
contatore quindi bloccherà il conteggio
è farà sì che la logica di controllo per
re inizializza il sistema per la
conversione del campione successivo
in pratica quello che succede questo
osservando questo grafico temporale
della tensione in uscita all'integratore
si sa che
nella prima parte della conversione la
tensione
in uscita all'integratore in funzione
del tempo e vuole almeno dean sulla
costante di tempo dell'integratore per
la variabile tempo
quindi la pendenza in questo primo
tratto
di rampa dipende dalla costante di tempo
dell'integratore e dal valore di vin
infatti vi potrebbe avere il valore vino
1 e generare questa pendenza
oppure potrebbe avere il valore vin 2
maggiore e generare questa pendente
pendenza maggiore il valore del segnale
in ingresso maggiore la pendenza della
rampa
il conteggio avviene fino a 2 ln cicli
di clock dopo il quale il contatore
riprende il conteggio da capo
in questo istante
la rampa discendente assume il valore
meno been su rc per due lnc li di clock
e nella seconda fase la rampa ascendente
crescerà fino a raggiungere gli zero
volt in un tempo incognito che può
essere pari a n 1 t glock on2 ti glock
dove n 2 è un conteggio superiore c'è un
numero superiore rispetto a n 1 e quindi
sono due codifiche binari differenti per
il campione
la tensione in uscita all'integratore
nella seconda fase
ripeto nella seconda fase
e questa infatti la rampa ascendente ha
un valore iniziale che il valore finale
della prima fase e poi ha un'espressione
matematica funzione del tempo con la
pendenza già vista per il singolo a
rampa pari a vr fratto la costante di
tempo dell'integratore
da notare che mentre nella prima fase la
pendenza della rampa discendente varia
col valore del segnale in ingresso
la pendenza della rampa nella seconda
fase è sempre la stessa in quanto drs rc
è sempre lo stesso
il motivo per cui la rampa ascendente
raggiunge lo zero in istanti diversi
dipende dal valore finale
della rampa discendente
da un punto di vista analitico
si sa che la tensione di uscita
dell'integratore nell'istante incognito
tx
raggiungerà lo zero ora questo istante
incognita è pari a un certo numero di
cicli di clock dove il conteggio è fatto
in binario
e questo conteggio in binario è proprio
la codifica binaria del campione del
segnale analogico
quindi la tensione di uscita
dell'integratore nell'istante di tempo
incognito pare nt glock è uguale al
valore iniziale della rampa ascendente
come già visto più vr sulla costante di
tempo
per il conteggio binario che va a
moltiplicare i periodi di clock è in
questo istante
la rampa ascendente raggiunge lo zero
a questo punto
questo termine
posso portarlo all'altro membro quindi
l'equazione avrò che fare con
un'equazione
di questo tipo vr sulla costante di
tempo
per la codifica binaria del conteggio
dei cicli di clock sarà uguale abdin su
rc per due alla n cicli di clock
il periodo di clock
trovandolo sia primo membro che il
secondo membro posso semplificarlo la
costante di tempo rc post semplificarla
per cui il conteggio binario che è la
codifica binaria del campione sarà
uguale a bin
diviso la tensione di riferimento per
due alla n
come si vede il vantaggio rispetto al
single e rampe che la codifica binaria
del campione è sempre direttamente
proporzionale al valore del campione ma
non dipende più da dei parametri che
potrebbero avere delle leggere
imprecisioni come per esempio la
costante di tempo è il periodo di clock
come si vede
maggiore la tensione in ingresso da
convertire maggiore sarà
il numero di contagi e quindi
maggiore sarà il valore decimale della
codifica binaria
questo questi tipi di convertitori
rispetto ai convertitori flash ed
approssimazioni successive
sono più lenti ma hanno il vantaggio di
essere molto più economici in quanto
fanno uso di blocchi più semplici come
un semplice integratore un semplice
comparatore è un contatore è una logica
di controllo che non sono molto
difficili da realizzare quindi come
vantaggio abbiamo l'economicità come
svantaggio la lentezza
i divi più usati sono quelli a doppia
rampa perché come detto non soffrono
delle imprecisioni della costante di
tempo e della frequenza di clock e
vengono principalmente usati nei
multimetri digitali
関連動画をさらに表示
Op-Amp: Current to Voltage Converter (Transimpedance Amplifier) and it's applications
What is a DAC and why do you need one?
DC-DC Converter - Isolated Power Source Uses
Analog To Digital Converters Explained : What They Do and How They Do It.
Difference between Analog and Digital Signals | AddOhms #6
Power Electronics | DC-DC Converts Part -1
5.0 / 5 (0 votes)