FLIP-FLOPS : RS, D, T y JK - EXPLICADOS a FONDO

Summary

En este video, se explica el funcionamiento de los flip-flops RS, D y JK. Se inicia describiendo el flip-flop RS y su tabla de verdad utilizando compuertas lógicas NOR, detallando casos específicos y su comportamiento como un estado de memoria. Luego, se presenta el flip-flop D como una variante del RS, y se analiza su tabla de verdad. Finalmente, se aborda el flip-flop JK, explicando cómo simula otros tipos de flip-flops y por qué es considerado universal. El video concluye invitando a los espectadores a suscribirse al canal.

Takeaways

• 😀 Un flip-flop RS es un circuito lógico que tiene dos entradas R y S y su salida depende exclusivamente de las salidas anteriores de las puertas NOR que lo componen.
• 🔄 La salida Q y su complemento Q' de un flip-flop RS siempre son opuestas, y la salida actual Q(n+1) depende del valor anterior Qn.
• 🔄 En el caso de entradas R=0 y S=1, o R=1 y S=0, la salida del flip-flop RS se mantiene inalterada, reflejando el estado anterior.
• 🔄 Cuando las entradas R y S son ambas 0, el flip-flop RS se encuentra en un estado de memoria, manteniendo la salida sin cambios independientemente del valor previo.
• 🚫 El estado indeterminado en un flip-flop RS ocurre cuando R y S son ambos 1, lo que rompe el estado de memoria y resulta en una condición no deseada.
• 🔒 El flip-flop RSDT es una versión sincrona del RS, que añade una entrada G para evitar estados indeterminados y solo permite cambios en R y S cuando G es 1.
• 🔄 El flip-flop JK es similar al RS, pero con una diferencia clave en la conexión de las entradas, donde J se conecta a la entrada R de un flip-flop RS y K a la entrada S del otro, formando una cadena.
• 🔄 El flip-flop T mantiene la salida Q sin cambios cuando la entrada T es 0 y la invierte en cada flanco ascendente de la señal de T cuando pasa de 0 a 1.
• 🔄 El flip-flop JK es considerado universal ya que puede simular el comportamiento de los otros tipos de flip-flops a través de la selección adecuada de entradas J y K.
• 🌐 El video finaliza explicando cómo simular flip-flops RS, D y T a partir del flip-flop JK, destacando su versatilidad y utilidad en la electrónica digital.

Q & A

¿Qué es un flip-flop RS y cómo recibe su nombre?

Un flip-flop RS es un circuito de memoria bistable que recibe su nombre de sus entradas R (reset) y S (set). Este circuito utiliza puertas lógicas NOR y se caracteriza por su capacidad para mantener un estado de memoria hasta que se recibe una señal de cambio.

¿Cómo funciona la puerta NOR en el flip-flop RS?

La puerta NOR es un circuito lógico que produce una salida de 0 solo si ambas entradas son 1. En el contexto del flip-flop RS, la puerta NOR se utiliza para determinar la salida Q y su complemento Q' basándose en las entradas R y S y el estado anterior de la puerta.

¿Qué representa 'q' y 'q complemento' en el flip-flop RSDT y JK?

En el flip-flop RSDT y JK, 'q' representa la salida del circuito, mientras que 'q complemento' representa la salida opuesta a 'q'. La salida 'q' y su complemento siempre serán opuestos entre sí.

¿Cómo se comporta la salida de un flip-flop RSDT cuando las entradas R y S son ambas 0?

Cuando las entradas R y S del flip-flop RSDT son ambas 0, el estado de memoria se mantiene sin cambios. Esto significa que la salida 'q' se mantendrá igual al valor previamente almacenado.

¿Qué sucede con el flip-flop RS cuando las entradas R y S son ambas 1?

Cuando las entradas R y S del flip-flop RS son ambas 1, el circuito entra en un estado indeterminado, ya que理论上 las puertas NOR no deberían tener una salida clara debido a la indeterminación de las entradas.

¿Qué es un flip-flop sincrónico y cómo se diferencia de un flip-flop asíncrono?

Un flip-flop sincrónico es un tipo de flip-flop que solo responde a cambios en sus entradas cuando hay una señal de reloj (clock signal). Se diferencia del flip-flop asíncrono en que este último puede responder a cambios en sus entradas en cualquier momento, sin necesidad de una señal de reloj.

¿Cómo se relaciona el flip-flop RS con el flip-flop D?

El flip-flop D puede considerarse como una variante del flip-flop RS. En el flip-flop D, la entrada D se relaciona con la entrada J del flip-flop RS, y la negación de la entrada Q se relaciona con la entrada K del flip-flop RS, lo que permite copiar el valor de D a la salida Q en cada flanco ascendente del reloj.

¿Qué es un flip-flop T y cómo funciona?

Un flip-flop T es un tipo de flip-flop que tiene una entrada T y dos salidas Q y Q'. Su funcionamiento consiste en mantener la salida Q sin cambios cuando la entrada T es 0, y en invertir el valor de Q en cada flanco ascendente de la señal de T cuando esta es 1.

¿Cómo se puede simular un flip-flop RS utilizando un flip-flop JK?

Se puede simular un flip-flop RS utilizando un flip-flop JK considerando la entrada J del JK como la entrada R del RS y la entrada K del JK como la entrada S del RS. La salida Q del JK corresponderá a la salida del RS.

¿Por qué se considera al flip-flop JK como el flip-flop universal?

El flip-flop JK se considera universal porque, a partir de su configuración, se pueden simular los comportamientos de los otros tipos de flip-flops (RS, D y T), lo que le permite ser utilizado en una amplia variedad de aplicaciones y sistemas de memoria.

Outlines

00:00

🔍 Funcionamiento de los flip-flops RSDT y JK

El video comienza explicando los flip-flops RSDT y JK, dos tipos de memorias lógicas básicas. Se describe el flip-flop RS, su estructura, entradas y cómo las puertas lógicas NOR y su comportamiento determinan la salida Q. Se discute la tabla de verdad y casos específicos, destacando la importancia del valor anterior de la salida en el estado actual del circuito. Además, se menciona la indeterminación en ciertas condiciones de entrada y cómo se puede resolver con flip-flops sincronizados.

05:01

🔄 Análisis detallado de los flip-flops RSDT y JK

Se profundiza en el funcionamiento de los flip-flops RSDT y JK, analizando casos específicos de la tabla de verdad y cómo se comportan ante diferentes combinaciones de entradas. Se describe la transición a estados de memoria y la indeterminación en el caso de R=1 y S=1. Se introduce el flip-flop sincrono con entrada G para evitar estados indeterminados y se compara con el flip-flop RS asincrónico. Además, se menciona el flip-flop tipo D y sus diferencias con el RS, destacando la entrada negada para la puerta lógica superior.

10:02

🔄 Características del flip-flop tipo T y JK

Se analiza el flip-flop tipo T, su方程式 característica y su tabla de verdad, y se muestra cómo mantiene o invierte la salida Q en función de la entrada T. Luego, se enfoca en el flip-flop JK, describiendo su estructura compuesta por dos flip-flops RS en cadena y su tabla de verdad. Se discuten los casos en los que las salidas se mantienen sin cambios o se inverten, dependiendo de las entradas J y K, y cómo esto representa un avance en la capacidad de control de la memoria lógica comparado con los flip-flops RS.

15:05

🔄 Comportamiento del flip-flop JK y su universalidad

Se explora en detalle el comportamiento del flip-flop JK, analizando su tabla de verdad y cómo las diferentes combinaciones de entradas J y K afectan la salida Q. Se muestra cómo el flip-flop JK puede simular los comportamientos de los otros tipos de flip-flops, como RS, D y T, gracias a su capacidad de invertir la salida en respuesta a ciertas condiciones de entrada. Esto demuestra la universalidad del flip-flop JK en la simulación de otros tipos de flip-flops.

20:06

📚 Simulación de otros flip-flops a partir del JK

Se concluye el video explicando cómo el flip-flop JK puede usarse para simular flip-flops RS, D y T, a través de la asignación adecuada de entradas. Se ilustra cómo las entradas J y K pueden configurarse para replicar el comportamiento de los otros tipos de flip-flops, destacando la ventaja de la entrada no deseada en el RS y cómo el flip-flop JK lo mejora. Se animará a los espectadores a suscribirse y dar 'me gusta' para apoyar el canal.

Keywords

💡Flip-Flop RS

El flip-flop RS es un circuito de memoria básico en electrónica digital que tiene dos entradas, R (reset) y S (set), y dos salidas, Q y su complemento. En el video, se describe cómo funciona este circuito, destacando que su salida Q depende exclusivamente de las salidas anteriores de las puertas NOR que lo componen. El flip-flop RS se menciona como el tema central del video, ya que se utiliza para introducir conceptos más avanzados.

💡Puerta Lógica NOR

La puerta lógica NOR es una compuerta que produce una salida de 0 solo si ambas entradas son 1. Es fundamental en la construcción del flip-flop RS, como se muestra en el script, donde las puertas NOR están conectadas de tal manera que su salida se convierte en la entrada de otra puerta NOR, formando una secuencia que define el comportamiento del flip-flop.

💡Estado de Memoria

El estado de memoria se refiere a la capacidad de un flip-flop RS para 'recordar' su última salida, independientemente de los cambios en sus entradas, siempre y cuando no se activen ambas entradas al mismo tiempo. En el video, se explica cómo este comportamiento es posible gracias a las pequeñas demora en las señales de las puertas lógicas.

💡Flip-Flop Sincrónico

Un flip-flop sincrónico es aquel en el que las entradas son procesadas solo en respuesta a un cambio en una señal de reloj. En el video, se menciona que agregar una entrada de control (G) permite que el flip-flop RS funcione de manera sincrónica, evitando así estados indeterminados.

💡Flip-Flop Tipo D

El flip-flop tipo D es una variante del flip-flop RS que tiene una entrada D y mantiene su salida en el valor de D en el momento de un flanco de reloj. En el script, se describe cómo este tipo de flip-flop puede ser considerado como una evolución del RS, ya que su comportamiento es más predecible y se evitan estados indeterminados.

💡Flip-Flop Tipo T

El flip-flop tipo T es un circuito que recibe una entrada T y tiene dos salidas, Q y su complemento. Su funcionamiento es mantener la salida Q sin cambios cuando la entrada T es 0, y invertirla en cada flanco ascendente de T. En el video, se ilustra cómo este flip-flop puede ser controlado por una señal de reloj para operar en momentos específicos.

💡Flip-Flop JK

El flip-flop JK es una versión mejorada del flip-flop RS que resuelve el problema de estados indeterminados. Consiste en dos flip-flops RS conectados en serie, donde las salidas de uno sirven como entradas al otro. En el script, se detalla cómo este flip-flop puede invertir su salida o mantenerla sin cambios, dependiendo de las entradas J y K.

💡Estado Indeterminado

Un estado indeterminado es aquel en el que el comportamiento del flip-flop no puede ser predicho con certeza, generalmente debido a la activación de ambas entradas al mismo tiempo en un flip-flop RS. En el video, se discute cómo evitar este estado con el uso de flip-flops sincrónicos y el flip-flop JK.

💡Tabla de Verdad

La tabla de verdad es una herramienta utilizada para describir y analizar el comportamiento de los circuitos lógicos, como los flip-flops. En el script, se presentan tablas de verdad para varios tipos de flip-flops, mostrando cómo las diferentes combinaciones de entradas afectan la salida Q y su complemento.

💡Universalidad del Flip-Flop JK

El flip-flop JK es considerado universal porque cualquier otro tipo de flip-flop puede ser implementado a partir de él. En el video, se explica cómo el flip-flop JK puede simular el comportamiento de flip-flops RS, D y T mediante la selección adecuada de entradas, lo que demuestra su versatilidad y utilidad en la síntesis de circuitos digitales.

Highlights

Un flip-flop RS es un circuito con entradas R y S, que utiliza puertas lógicas NOR para su funcionamiento.

La salida Q y su complemento dependen exclusivamente de las salidas anteriores de las puertas lógicas.

El flip-flop RS tiene una tabla de verdad que muestra las relaciones entre las entradas R, S y la salida Q.

En el caso de R=0 y S=1, la salida Q se establece en 0 independientemente del estado anterior.

Cuando R=1 y S=0, la salida Q se establece en 1, reflejando el comportamiento opuesto al caso anterior.

El estado indeterminado de R=0 y S=0 en el flip-flop RS se debe a la dependencia cíclica de las puertas NOR.

Las puertas lógicas retrasan la señal, lo que permite un estado de memoria temporal en el flip-flop RS.

El flip-flop RSDT es una mejora del RS, añadiendo una entrada G para controlar las entradas R y S.

El flip-flop RSDT evita el estado indeterminado mediante la entrada de control G.

El flip-flop JK es una variante del RS, donde las entradas J y K son opuestas y controlan el comportamiento del flip-flop.

El flip-flop JK tiene una tabla de verdad que muestra cómo las entradas J y K afectan la salida Q.

El flip-flop T es una versión que solo requiere una entrada T para mantener o invertir la salida Q.

La ecuación característica del flip-flop T muestra cómo se mantiene o se invierte la salida en función de la entrada T.

El flip-flop JK es considerado universal ya que puede simular los comportamientos de los otros tipos de flip-flops.

Se puede simular un flip-flop RS a partir del JK utilizando las entradas J y K apropiadamente.

El flip-flop D se puede simular a partir del JK asignando J=D y K=Q complemento.

El flip-flop T también se puede simular con un JK utilizando J=T y K=T.

El video concluye con una demostración de cómo el flip-flop JK puede ser utilizado para simular otros tipos de flip-flops.

Transcripts

en este vídeo les explicaré Cómo

funcionan los fliplops rsdt y jk

Comencemos

un fliplop RS es un circuito que tiene

la siguiente forma debe su nombre a sus

entradas

este circuito utilizas con puertas

lógicas de tipo honor Un nor es un nor

negado que como lo vemos su tabla de

verdad cuando el olor vale cero el nor

vale 1 y cuando el oro vale 1 el nor

vale cero

la salida de este circuito

q y q complemento depende en

exclusivamente de las salidas que tuvo

cada compuerta

los valores de la salida de esta

compuerta dependen en el caso de arriba

de la entrada r y además de la salida

que tuvo la compuerta abajo

y la compuerta abajo depende de la

entrada s Pero además de la salida que

tuvo la compuerta arriba

a partir de esto podemos empezar a

estudiar la tabla de verdad del circuito

que tenemos por aquí donde vemos las

entradas r y s del circuito

y qn+1 hace referencia a la salida q del

circuito

la salida q complemento no se incluye la

tabla de verdad porque en realidad su

valor Siempre será el opuesto al dq

además notamos a q como qn+1 para

indicar que este es el valor de la

salida actual si observamos este primer

caso que estudiaremos más adelante

el valor de qn+1 O sea la salida actual

dependerá de qn que será la salida

anterior que tuvo el circuito en q

empezaremos por estudiar estos dos casos

del medio que son los más sencillos de

entender

empezamos puntualmente por este cuando r

vale 0 Y ese vale 1 si observamos la

tabla de verdad de la compuerta no

siempre que tenemos un uno

su salida será cero por lo tanto la

salida está compuesta será cero y por lo

tanto la salida

q complemento será 0 este 0 es

trasladado hasta la entrada de la

compuerta de arriba y si observamos

la tabla de verdad del nord vemos que

para el 0 0 su salida es un 1 por lo

tanto la salida q será 1 que es la que

vemos aquí

para el caso de la compuerta abajo en

realidad no nos hubiera sido de utilidad

saber que esta otra entrada era un uno

porque como vimos anteriormente

indiferentemente su salida hubiera sido

cero

el otro caso

el de r igual 1 y es igual 0 es análogo

como r igual 1 la salida de la compuerta

será cero y por lo tanto q será 0 que es

lo que vemos aquí y

la compuerta abajo tendrá ambas entradas

en cero y por lo tanto si observamos la

tabla de verdad del nor

q complemento será uno

el siguiente caso que estudiaremos el de

r = 0 Y es igual 0 es un poco más

difícil de entender y esto se debe a que

con esta información en las entradas de

la compuerta nor no podemos determinar

Cuál será la salida de ninguna de ellas

ya que

podemos tener un 1 como un cero en la

salida dependiendo del valor de la otra

pero como cada compuerta depende de la

salida de la otra estamos ante un

problema

Bueno en realidad no

gracias a que las compuertas lógicas

retrasan la señal por un

ínfima porción de tiempo

al momento de cambiar las entradas de r

y s a 0 y 0 las salidas de las

compuertas no cambian inmediatamente

sus valores es decir que estas entradas

se Irán teniendo un valor ya sea 0 1 1 0

Entonces se podría decir que este es un

estado de memoria

Y por qué digo un estado de memoria

bueno porque en realidad

la salida del circuito actual

qn+1 como la mencionamos en la tabla de

verdad dependerá del valor que tuvo

anteriormente es decir

si venimos a este estado teniendo

previamente en R1 y en ese un cero

querrá decir si miramos la tabla de

verdad

que q era un cero

y un complemento era un 1 es decir que

si conocemos sus entradas

en este caso la salida del circuito

seguirá siendo cero ya que si miramos la

tabla de verdad del nor para estos

valores 0 y 1 la salida es un cero

de la misma forma podemos ver que si en

lugar de llegar desde r igual 1 y es

igual 0 llegamos desde r iguales 0 Y es

igual 1

si miramos de nuevo la tabla de verdad

en este caso la salida es un 1 por lo

tanto conocemos este valor y

q complemento como es la opuesta de q es

un cero también lo podemos ver por la

tabla de verdad del nord para el 10 es

un 0

y por lo tanto tendremos en la compuerta

de arriba ambas entradas en cero mirando

la tabla de verdad tenemos un 1 y q es

un 1 es decir que se mantiene igual o

sea como vimos en ambos casos no importa

por el estado que se llegue es decir a r

= 0 Y es igual 0 no importa el estado

previo que tenía

esas entradas Gracias a que las

compuertas lógicas no cambian su valor

inmediatamente

sabremos Cuál es el valor de la otra

entrada de cada compuerta

y como vimos en ambos casos la salida se

mantiene incambiada

y por eso es que decimos que es un

estado de memoria pero de todas formas

nos faltó

observar que pasaba en el caso de que

llegáramos

por r igual 1 y es igual 1 Bueno este

caso es un poco más complejo en realidad

si observamos la tabla de verdad este

caso lo tenemos como un guión que en

realidad es un estado indeterminado y a

continuación te explicaré Por qué a

simple vista Se podría decir que el

estado en el que r es igual 1 y es igual

uno no debería de tener problemas si

miramos la tabla de verdad del nord

cuando una de las entradas es uno

sabemos que su salida es cero Entonces

cuál es el problema acá bueno el

problema en realidad no está en este

estado puntualmente sino Cuando hacemos

la transición hacia el 0 0 es decir al

Estado de memoria que teóricamente por

la tabla de verdad debería mantener las

salidas incambiadas es decir cero

debería seguir siendo Cero en ambas

salidas

pero como vimos antes por el tema de que

las compuertas lógicas demoran

una fracción de tiempo en cambiar sus

salidas ambas entradas de las compuertas

estarían en cero

de nuevo mirando la tabla de verdad del

nor cuando son las dos Cero en realidad

su salida es uno es decir que acá

tenemos una indeterminación

rompimos el estado de memoria y por eso

es que este estado es indeterminado en

realidad es un estado no deseado tenemos

una pequeña mejora con respecto al

Circuito del flip flop anterior es decir

seguimos manteniendo un flip flop de

tipo RS pero en este caso sería

sincrónico el anterior era asíncrono

porque sus entradas podían actuar en

cualquier momento pero a veces no es lo

deseado porque como vimos se nos puede

presentar el estado de indeterminación

es por eso que agregamos esta entrada G

y las compuertas

para ser válidas las entradas r y s Solo

cuando G sea uno de lo contrario nos

mantendremos en el estado de memoria en

caso de que usemos la entrada G decimos

que estamos usando una entrada por nivel

ya que las entradas r y s serán válidas

siempre que G sea uno esto debido a la

and Pero podemos alterar esto mediante

un reloj o sea un clock Y hacer que

actúe por flanco es decir cuando haya

una transición de la señal de 0 a 1

continuamos ahora con el flip flop de

tipo de un flip flop tipo de se puede

ver como una variante de uno de tipo RS

ya que si observamos un circuitos son

muy similares la diferencia está en el

que en el de tipo de solo tenemos a la

entrada de la cual para la compuerta

lógica arriba siempre va negada y para

la de abajo no esto lo que provoca es

que ambas compuertas siempre reciban

señales opuestas de modo que si miramos

la tabla de verdad del RS estaríamos

sacando estos casos

y además podemos observar que este caso

se corresponde con este esto si miramos

el valor de su salida qn+1 y este se

corresponde con este con esto podemos

observar además

quedé se comporta como si fuera ese

ya que cuando de vale cero tiene el

mismo comportamiento de que cuando ese

vale cero Lo mismo para cuando ese vale

1 y de igual 1 podemos analizar lo que

sucede con el circuito

Cuando des igual 0 la compuerta arriba

recibirá un uno ya que se niega su señal

con esta compuerta y la abajo recibirá

un cero mirando la tabla de verdad del

nor sabemos que siempre que tenemos un

uno la salida de su compuerta será un 0

por lo tanto q será cero y estamos en

este caso Ahora cuando

de es igual a 1 la compuerta arriba

Recibe un cero y la abajo un 1 por el

mismo motivo la compuerta abajo su

salida será un cero la cual se traslada

a la compuerta arriba y en el caso de

las entradas 00 para el North la salida

de Sur 1

seguimos ahora con el fliplo de tipo t

para este caso no analizaremos el

circuito del fliplop sino más bien su

ecuación característica y su tabla de

verdad este flip flop recibe solo a la

entrada t y tiene sus salidas q y q

complemento el funcionamiento consiste

en mantener la salida q incambiada

siempre que la entrada sea cero e

invertirla en cada flanco ascendente es

decir cuando pasamos de 0 a 1 si

observamos la tabla de verdad cuando

pasamos de 0 a 1 la salida será q

complemento es decir que invertimos su

valor esto lo podemos ver con su

ecuación característica ya que cuando te

vale cero

Esto será cero

lo podemos ver como una multiplicación

0 por cualquier valor va a ser cero Y en

este caso tenemos este complemento por

lo tanto sería uno y el resultado sería

qn es decir q n+1 es igual a qn la

salida se mantienen cambiada para el

caso de T = 1

te complemento es cero por lo tanto esto

es 0 t igual 1 por lo tanto aquí tenemos

qn complemento

qn+1 es igual la qn complemento

es decir que estamos invirtiendo el

valor de su salida ya sea que su salida

previamente fuera uno pasará a valer 0 Y

si su salida era cero pasará a valer 1

pasamos por último al flip flop jk un

fliplock jk consiste del siguiente

circuito

donde vemos Que consiste de dos flip

flops RS

conectados en cadena es decir las

salidas del primero van hacia las

entradas del segundo

podemos ver aquí su tabla de verdad

y ahora pasaremos a analizar el porqué

de sus valores cabe aclarar que esta q

hace referencia a la salida del último

flip flop RS a esta

empezamos por el caso en el que jk son 0

y q es igual a cero

para este caso

vemos que la salida q se conecta a Land

de la entrada acá como ambas entradas de

grandes están en cero su salida será

igual a cero Lo mismo para el de arriba

como una sola de sus entradas está en

cero el Land será cero si vamos a la

tabla de verdad del flip flop RS vemos

Que para las entradas

00 su salida se mantienen cambiada es

decir que acá tendríamos un uno o un

cero dependiendo de cómo estaba antes

por lo tanto el segundo fliplop también

se mantendrá en cambiado es decir

qn+1 será igual a

q por lo tanto

seguirá siendo cero

y como la salida del flip flop es 0

mirando la tabla de verdad estamos en

este caso y podemos asumir que r era 1 y

ese era cero

previamente el flip flop se encontraba

en este caso por lo tanto

qn+1 O sea la nueva salida será 0

el siguiente caso es análogo solo que el

lugar de encontrarnos en este caso nos

encontraríamos aquí

ya que la salida estaría en uno lo que

quiere decir que estábamos aquí y como

se mantienen las entradas en cambiadas

del primer flip flop su salidas también

y por lo tanto las entradas del segundo

se mantienen en cambiadas y así mismo

también se mantienen cambiadas su salida

estos dos casos los podemos resumir en

este solo es decir que es el estado de

memoria

las salidas se mantienen en cambiadas

sin importar Cuál era la salida previa

que tenía el circuito

continuamos ahora con este caso que ya

veremos que es análogo a este solo que

cambia la salida que tenía el circuito

previamente pero empezamos por este de

acá

J = 0 K igual 1

por lo tanto ya sabemos que la entrada r

el primer flip flop será 0 y para saber

la entrada s debemos ver cuál era el

valor de q simulamos la tabla asumimos

que q es 0 por lo tanto aquí tendremos

un cero

será cero lo cual equivale al Estado de

memoria

la salida de el primer flip Flow se

mantendrán en cambiadas esto mirando la

tabla de verdad

y para que la salida del segundo fuera

Cero en q las entradas r y s deben ser

como en este caso r igual 1 es igual 0 Y

como nos encontrábamos en el estado de

memoria para el primer flip flop

entonces las entradas del segundo

también se mantendrán en cambiadas y por

lo tanto su salida también es decir

continuamos teniendo cero

que es lo que vemos reflejado acá el

siguiente caso es análogo jd0

q igual 1 ahora

qn es igual a 1

por lo tanto

será un 1 ese será uno r será 0 si vamos

a la tabla de verdad esto quiere decir

que

q n+1 es 1 para este primer flip flop

y q complemento es cero

de nuevo mirando ahora la tabla de

verdad para el caso de r es igual 1 y es

igual 0 vemos que la salida cubina +1

ahora pasaría a valer cero

y es lo que vemos aquí en la tabla

estos dos casos cuando J es igual 0 y

cada uno

siempre tienen la salida en cero por lo

tanto lo podemos resumir en este estado

hasta el momento hemos visto que los dos

primeros casos de esta tabla de verdad

los podemos resumir en este y el tercer

y cuarto caso los podemos resumir en

este solo Ahora pasamos a estudiar estos

dos que siguen que también veremos que

se van a corresponder con este

en este caso J sería 1 y K sería 0

Empezando por el caso en el que qn o sea

la salida actual del circuito es 0

siguiendo la línea de conexión llegamos

a que Lan de abajo tiene ambas entradas

en cero y por lo tanto ese está en cero

y como q complemento siempre es opuesto

a la salida q sabemos que este q

complemento es uno siguiendo la línea de

conexión llegamos a que el primer tiene

ambas entradas en uno por lo tanto r

será 1 si miramos la tabla de verdad del

flip flop RS vemos que para el caso de r

igual 1 y es igual 0

q es 0 por lo tanto q complemento será

uno

ahora para saber qué salidas tendrá el

segundo flip flop y por lo tanto la

salida a finales del circuito miramos de

nuevo la tabla verdad del fliplop RS

para el caso en que r es igual 0 y s = 1

y vemos que ahora

qn+1 es 1 es decir pasó de 0 a 1 y esto

es lo que vemos aquí

el siguiente caso es análogo solo que en

este caso

qn va a valer 1

por lo tanto

tenemos que la entrada que acompaña acá

en el de abajo será uno de todas formas

su salida será cero y ese será cero

q complemento por lo tanto será cero

siguiendo el circuito

acompañado también de Cero y por lo

tanto ambas entradas del primer flip

flop serán cero mirando la tabla de

verdad del circuito RS vemos que es el

caso de memoria y por lo tanto su salida

se mantienen cambiadas y por lo tanto r

y s del segundo flip flop también se

estarán en cambiadas y como se mantienen

cambiadas se ríes en el segundo flip

flop también se mantendrá en cambiado su

salida es decir que se irá valiendo uno

por lo tanto estos dos casos para los

que J es igual a 1 y K igual 0 como

mencionamos anteriormente lo resumimos

en este caso

siempre su salida va a terminar valiendo

uno para terminar veamos estos dos

últimos casos

que se pueden resumir en este último ya

que como vemos aquí la salida actual del

circuito

invierte la que tenía previamente y es

lo que vemos en esta tabla de verdad

cuando

qn es 0 pasará a valer 1 y cuando

qn es igual 1 pasará a valer 0 pero

veamos cómo funciona esto en el circuito

J es igual a 1 y K es igual uno vamos a

tomar Este primer caso primero en el que

qn es igual a cero es decir que la

salida actual del circuito es cero y por

lo tanto

q complemento es uno

trasladando la señal hasta Lan vemos que

acá está acompañado de un cero y por lo

tanto este dan es un cero es decir es

igual 0

de forma análoga

q complemento traslada su señal hasta el

ande arriba como ambas entradas de Landa

están en uno r es igual a 1 si miramos

la tabla de verdad para este caso cuando

r es igual a 1 y s es igual a cero

qn+1 es decir la salida de este primer

fliplop será 0 y

q complemento por lo tanto será uno ya

tenemos las entradas para el segundo

flip flop mirando la tabla de verdad

para r igual 0 y s igual 1 vemos que qn

+1 es decir la nueva salida pasará a

valer 1 vemos que en este caso se

invirtió la salida ahora pasamos a

analizar el siguiente caso cuando

qn es 1

es decir la salida actual del circuito

es uno por lo tanto q complemento es

igual cero de nuevo trasladando sus

señales

por lo tanto ese será uno

y el Q complemento traslada su señal

alán de arriba

quedando la salida del anda en cero es

decir r igual 0 Y es igual 1 mirando la

tabla de verdad del flop RS para este

caso vemos que cuando r es igual a cero

y ese es igual a 1 su salida es igual a

1 por lo tanto q complemento será cero

nuevamente mirando la tabla de verdad

del flip flop RS vemos que para este

caso la salida del flip flop es un cero

es decir pasó a valer un cero la señal

fue invertida finalmente podemos

concluir que la tabla de verdad para el

jk puede ser esta Ya que en ella quedan

contenidos todos los casos posibles si

observamos podríamos considerar este

Flow como una mejora del RS ya que

teníamos esta combinación de entradas

como el estado no deseado ahora en lugar

de eso este estado lo único que hará

será invertir nuestra salida para

concluir el vídeo veremos Cómo el

fliploc jk es considerado el flop

universal ya que a partir de este

podemos simular cualquiera de los otros

tres empezamos con el RS donde podemos

considerar a la entrada de red como la

entrada acá y la entrada S como la

entrada J si observamos cuando ambas

entradas son 0

ambas salidas son qn

cuando la entrada J es igual a cero y la

entrada acá es igual a 1 estamos en el

caso en que r es igual a 1 y ese es

igual a cero en ambas tablas la salida

es un cero para el caso en que J es

igual a 1 y K es igual a cero estamos en

el caso de que r es igual a cero y ese

es igual a 1 en ambos la salida es uno

para el caso en que J es igual a 1 y K

es igual a 1 para el filtro J acá la

salida es invertía esto es una mejora

como ya vimos anteriormente respecto al

filtro RS donde estará una entrada no

deseada

continuamos ahora con el tipo de donde

podemos hacer corresponder a la entrada

de con la entrada j y con la entrada q

complemento es decir cuando D es igual a

cero y K es igual a 1 o cuando J es

igual a 1 y K es igual a cero es decir

cada complemento es igual a 1 y J es

igual a 1 cada complemento es igual 0 y

J es igual a cero en ese caso estamos

aquí y en este otro estamos aquí

Por último el flip flop tipo t se puede

simular cuando J es igual acá y es igual

a t es decir cuando

t es igual a j k

vemos Que en ambos casos las salidas

coinciden

si te gustó el video No olvides

suscribirte al Canal y darle me gusta

nos estarías ayudando mucho