Introduction to FPGA Part 2 - Getting Started with Yosys, IceStorm, and Apio | Digi-Key Electronics

Summary

En este video se guía al espectador a través de la instalación y configuración de herramientas gratuitas y de código abierto para trabajar con FPGAs, específicamente con el chip Lattice iCE40 en la placa de desarrollo iStick. Se explica cómo instalar Appio, configurar controladores FTDI, explorar ejemplos de proyectos y comprender la estructura de un diseño básico en Verilog, incluyendo archivos de restricciones físicas y test benches. Además, se muestra cómo sintetizar, colocar, enrutar y cargar un diseño en el FPGA, con un enfoque práctico y paso a paso. Al final, se propone un reto simple para modificar un LED como ejercicio inicial.

Takeaways

• 😀 Existen herramientas de código abierto y gratuitas que permiten trabajar con FPGA, como Yosys, Nextpnr, IceStorm, y AppIO.
• 😀 Yosys es una herramienta que sintetiza código Verilog, soportando específicamente la versión 2005 de Verilog.
• 😀 Nextpnr se encarga del proceso de 'colocación y enrutamiento' (place and route), creando conexiones entre las celdas del FPGA.
• 😀 Icepack convierte los archivos ASCII generados por Nextpnr en un archivo binario que puede ser leído por el FPGA.
• 😀 Iceprog se utiliza para cargar el archivo binario al FPGA una vez que la síntesis y el enrutamiento están completos.
• 😀 AppIO gestiona todas las herramientas mencionadas anteriormente y facilita su instalación y uso a través de Python.
• 😀 AppIO también incluye ejemplos prácticos que facilitan el aprendizaje y la creación de proyectos con FPGA.
• 😀 Es necesario tener Python 3.5 o superior para instalar y usar AppIO correctamente, además de instalar manualmente las herramientas del conjunto como Yosys y IceStorm.
• 😀 El archivo .pcf es crucial para definir cómo se asignan los pines físicos del FPGA a las funciones del diseño, como los LEDs.
• 😀 Se recomienda utilizar una 'test bench' en Verilog para simular y verificar el diseño antes de cargarlo al FPGA para evitar errores en hardware.
• 😀 Al cargar un diseño en el FPGA, es importante tener en cuenta que, aunque el FPGA pierde su configuración al apagarse, la configuración puede guardarse en una memoria flash externa para ser reactivada al encenderse nuevamente.

Q & A

¿Qué es un FPGA y para qué se utiliza?

Un FPGA (Field-Programmable Gate Array) es un dispositivo lógico programable que permite diseñar circuitos digitales personalizados. Se utiliza para implementar hardware específico de manera flexible, realizar prototipos de sistemas digitales o acelerar ciertas tareas de procesamiento.

¿Qué herramientas se mencionan para trabajar con FPGAs Lattice iCE40?

Se mencionan Yosys (para síntesis de Verilog), NextPNR (para colocar y enrutar), IcePack (para convertir el archivo ASCII a binario) e IceProg (para cargar el binario al FPGA). AppIO se utiliza como herramienta que administra todas estas herramientas.

¿Qué versión de Verilog es compatible con Yosys según el video?

Yosys soporta específicamente la versión 2005 de Verilog, y se recomienda usar esta versión para garantizar compatibilidad con la herramienta.

¿Cuál es la función del archivo .pcf en un proyecto FPGA?

El archivo .pcf (Physical Constraints File) indica cómo se conectan los pines físicos del FPGA a los nombres de señales usados en el código Verilog, permitiendo que las señales se asignen correctamente al hardware real.

¿Qué es AppIO y por qué se recomienda usarlo?

AppIO es una herramienta que gestiona todas las herramientas del flujo de trabajo FPGA, facilita la instalación en diferentes sistemas operativos y proporciona ejemplos prácticos. Se recomienda porque simplifica el uso de Yosys, NextPNR, IcePack e IceProg.

¿Por qué es importante instalar los controladores FTDI en Windows?

Los controladores FTDI son necesarios para que la computadora pueda comunicarse con los chips FTDI presentes en ciertas placas de desarrollo FPGA, como la iCEstick. Sin ellos, AppIO no puede detectar ni cargar diseños al FPGA.

¿Qué pasos se siguen para verificar y simular un diseño antes de cargarlo al FPGA?

Primero se ejecuta `appio verify` para revisar la sintaxis de Verilog. Luego se puede simular con GTKWave usando un testbench, lo que permite visualizar los cambios de señales y comprobar el comportamiento del diseño antes de enviarlo al hardware.

¿Cuál es la diferencia entre la memoria de configuración interna y la flash externa en el FPGA iCE40?

La memoria de configuración interna puede ser de escritura única (OTP) y se utiliza para diseños finales que no cambian. La memoria flash externa es volátil y permite reconfigurar el FPGA cada vez que se reinicia, cargando el diseño desde la flash.

¿Qué información se encuentra en el datasheet y en el manual de usuario de la placa iCEstick?

El datasheet proporciona detalles sobre la estructura interna del FPGA, los bloques lógicos, células, I/O banks y pines. El manual de usuario muestra el mapeo de LEDs, botones y otros periféricos al FPGA, permitiendo relacionar señales de Verilog con pines físicos.

¿Cuál es el reto propuesto al final de la lección?

El reto consiste en modificar el ejemplo `leds.v` para apagar uno de los LEDs, demostrando comprensión sobre cómo manipular señales y pines en Verilog y la placa iCEstick.

¿Qué ventajas ofrece IceStudio comparado con el uso directo de Verilog y la línea de comandos?

IceStudio ofrece un entorno gráfico basado en bloques para programar FPGAs, lo que puede ayudar a visualizar y organizar proyectos más grandes de manera más intuitiva, especialmente para principiantes o proyectos complejos.

¿Por qué es recomendable simular un diseño antes de cargarlo al FPGA?

Simular permite detectar errores lógicos o de sintaxis, verificar que los LEDs u otros periféricos se comporten correctamente y evitar cargar diseños incorrectos al FPGA, ahorrando tiempo y protegiendo el hardware.